



PATENT ABSTRACTS OF JAPAN

(11) Publication number: **10275905 A**(43) Date of publication of application: **13 . 10 . 98**

(51) Int. Cl.


H01L 27/12**H01L 21/02**(21) Application number: **09080939**(71) Applicant: **MITSUBISHI ELECTRIC CORP**(22) Date of filing: **31 . 03 . 97**(72) Inventor: **YAMAMOTO HIDEKAZU**(54) **SILICON WAFER MANUFACTURING METHOD AND SILICON WAFER**

COPYRIGHT: (C)1998,JPO

(57) Abstract:

PROBLEM TO BE SOLVED: To manufacture an SOI structured semiconductor wafer having no defective surface by a method wherein the surface whereon a silicon wafer that is the part laminated with a substrate member and then peeled is annealed in hydrogen atmosphere to be peeled is flattened.

SOLUTION: A silicon oxide film 2 is formed on the surface of a silicon wafer member 1 for implanting hydrogen ion on the surface of the film 2 to form a hydrogen implanted layer 4. Later, a substrate member 5 is laminated with the main surface of the silicon wafer member 1 and then the silicon wafer member 1 is heated so as to peel the surface part of the silicon wafer member 1 on the laminated side of the substrate member 5 from the hydrogen implanted layer 4 to manufacture a silicon wafer 6. Next, the silicon wafer 6 on the part of the laminated side with the substrate member 5 is annealed in hydrogen atmosphere to planarize the peeled surface. Through these procedures, the surface layer bearing excellent characteristics affected by no chemical mechanical polishing steps at all can be manufactured.



(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開平10-275905

(43) 公開日 平成10年(1998)10月13日

(51) Int.Cl.⁶

H 0 1 L 27/12
21/02

識別記号

F I

H 0 1 L 27/12
21/02

B
B

審査請求 未請求 請求項の数 8 O L (全 5 頁)

(21) 出願番号 特願平9-80939

(22) 出願日 平成9年(1997)3月31日

(71) 出願人 000006013

三菱電機株式会社

東京都千代田区丸の内二丁目2番3号

(72) 発明者 山本 秀和

東京都千代田区丸の内二丁目2番3号 三

菱電機株式会社内


(74) 代理人 弁理士 高田 守 (外1名)

(54) 【発明の名称】 シリコンウェーハの製造方法およびシリコンウェーハ

(57) 【要約】

【課題】 シリコンウェーハ表面の化学的機械的研磨による表面不良のないSOI構造のシリコンウェーハを得る。

【解決手段】 シリコンウェーハ表面から、水素イオン注入を行なって、水素注入層を形成し、これを加熱して水素注入層からシリコン表面を剥がした後、シリコンウェーハを水素雰囲気中でアニールして剥がれた表面を平坦にする。また、水素雰囲気中のプラズマ処理によりアニールを行う。また、ラピッドサーマルアニールによりアニールを行う。



1 ; シリコンウェーハ材 5 ; 基板材
2 ; シリコン酸化膜 6 ; シリコンウェーハ
4 ; 水素注入材

【特許請求の範囲】

【請求項1】 表面にシリコン酸化膜が形成されたシリコンウェーハ材の一の主面から水素イオンを注入して水素注入層を形成する工程と、上記シリコンウェーハ材の上記一の主面に基板材を張り合わせる工程と、上記シリコンウェーハ材を加熱して上記シリコンウェーハ材の上記基板材と張り合わされた部分のシリコンウェーハを上記水素注入層において剥ぐ工程と、上記基板材と張り合わされて剥がされた部分の上記シリコンウェーハを水素雰囲気中でアニールして剥がされた表面を平坦にする工程とを含むことを特徴とするシリコンウェーハの製造方法。

【請求項2】 上記アニールを、摂氏1050度から1350度の範囲に加熱して行うことを特徴とする請求項1に記載のシリコンウェーハの製造方法。

【請求項3】 上記アニールを、水素雰囲気中のプラズマ処理により行うことを特徴とする請求項1に記載のシリコンウェーハの製造方法。

【請求項4】 上記アニールを、ラピッドサーマルアニールにより行うことを特徴とする請求項1に記載のシリコンウェーハの製造方法。

【請求項5】 上記アニールを、上記剥がされた表面の化学的機械的研磨を行った後に行なうことを特徴とする請求項1ないし4のいずれかに記載のシリコンウェーハの製造方法。

【請求項6】 表面にシリコン酸化膜が形成されたシリコンウェーハ材の一の主面から水素イオンを注入して水素注入層を形成する工程と、上記シリコンウェーハ材の上記一の主面に基板材を張り合わせる工程と、上記シリコンウェーハ材を加熱して上記シリコンウェーハ材の上記基板材と張り合わされた部分のシリコンウェーハを上記水素注入層において剥ぐ工程と、上記基板材と張り合わされて剥がされた部分の上記シリコンウェーハの表面にシリコンをエピタキシャル成長させて平坦な新表面を形成する工程とを含むことを特徴とするシリコンウェーハの製造方法。

【請求項7】 上記のシリコンのエピタキシャル成長を、トリクロルシラン(SiHCl_3)、ジクロルシラン(SiH_2Cl_2)、モノクロルシラン(SiH_3Cl)またはモノシラン(SiH_4)中で摂氏800度以上の温度で行なうことを特徴とする請求項6に記載のシリコンウェーハの製造方法。

【請求項8】 請求項1ないし7のいずれかに記載の製造方法により製造されたことを特徴とするシリコンウェーハ。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】 この発明は、半導体デバイスの低消費電力化、高速化、高集積化に有効なSOI(Silicon on Insulator)構造のシリコンウェーハの製造方

法に関するものである。

【0002】

【従来の技術】 従来からSOIウェーハの製造方法として、いろいろな方法が提案されているが、近年有力とされる方法に、スマートカット法と称される方法がある(例えば、ELECTRONICS LETTERS 31 (1995) 1201参照)。スマートカット法について説明すると、まずシリコンウェーハを熱酸化して表面にシリコン酸化膜を形成する。次に、シリコンウェーハ表面から、水素イオン注入を行なって、水素注入層を形成する。次に、シリコンウェーハの水素注入層のある側に、ベースウェーハを貼り合わせる。次に、このシリコンウェーハを加熱して、水素注入層からシリコン表面を剥がす。こうして基板材の上に薄いシリコン層を形成する。この時、薄いシリコン層の剥がし面には微少な凸凹が形成されるため、表面を化学的機械的に研磨し平滑化して、SOIウェーハを製造する。一方、最近、化学的機械的研磨の影響がデバイスの特性、歩留まりに大きく現われることが報告されている(H.Yamamoto et al, Proceeding of The 2nd International Symposium on Advanced Science and Technology of Silicon Materials, (1996) P425)。

【0003】

【発明が解決しようとする課題】 このようなシリコンウェーハ表面の研磨における不良は、上記のようなスマートカット法など従来の方法で製造したSOI構造のウェーハでも同様に生じ、デバイスの特性、歩留まりを低下させる原因となっていた。この発明は、このような従来の問題を解決し、表面に不良のないSOI構造の半導体ウェーハを提供しようとするものである。

【0004】

【課題を解決するための手段】 この発明のシリコンウェーハの製造方法は、表面にシリコン酸化膜が形成されたシリコンウェーハ材の一の主面から水素イオンを注入して水素注入層を形成する工程と、上記シリコンウェーハ材の上記一の主面に基板材を張り合わせる工程と、上記シリコンウェーハ材を加熱して上記シリコンウェーハ材の上記基板材と張り合わされた部分のシリコンウェーハを上記水素注入層において剥ぐ工程と、上記基板材と張り合わされて剥がされた部分の上記シリコンウェーハを水素雰囲気中でアニールして剥がされた表面を平坦にする工程とを含むことを特徴とするものである。

【0005】 また、この発明のシリコンウェーハの製造方法は、上記アニールを、摂氏1050度から1350度の範囲に加熱して行うことを特徴とするものである。また、この発明のシリコンウェーハの製造方法は、上記アニールを、水素雰囲気中のプラズマ処理により行うことを特徴とするものである。

【0006】 また、この発明のシリコンウェーハの製造方法は、上記アニールを、ラピッドサーマルアニールに

より行うことを特徴とするものである。また、この発明のシリコンウェーハの製造方法は、上記アニールを、上記剥がされた表面の化学的機械的研磨を行った後に行なうことを特徴とするものである。

【0007】また、この発明のシリコンウェーハの製造方法は、表面にシリコン酸化膜が形成されたシリコンウェーハ材の一の主面から水素イオンを注入して水素注入層を形成する工程と、上記シリコンウェーハ材の上記一の主面に基板材を張り合わせる工程と、上記シリコンウェーハ材を加熱して上記シリコンウェーハ材の上記基板材と張り合わされた部分のシリコンウェーハを上記水素注入層において剥ぐ工程と、上記基板材と張り合わされて剥がされた部分の上記シリコンウェーハの表面にシリコンをエピタキシャル成長させて平坦な新表面を形成する工程とを含むことを特徴とするものである。また、この発明のシリコンウェーハの製造方法は、上記のシリコンのエピタキシャル成長を、トリクロルシラン (SiHCl_3)、ジクロルシラン (SiH_2Cl_2)、モノクロルシラン (SiH_3Cl) またはモノシラン (SiH_4) 中で摂氏800度以上の温度で行なうことを特徴とするものである。

【0008】

【発明の実施の形態】以下、この発明の実施の形態を図を参照して説明する。なお、図中、同一の符号は同一または相当の部分を示す。

実施の形態1. 図1は、この発明の実施の形態1のSOIウェーハの製造方法を説明する図であり、(a)～(f)は、各工程の断面図を示す。この製造方法について説明すると、まず図1(a)に示すように、シリコンウェーハ材1を準備し、図2(b)に示すように、シリコンウェーハ材1を熱酸化して表面にシリコン酸化膜2を形成する。次に、図1(c)に示すように、シリコンウェーハ材1の一つの表面から、 $2 \times 10^{16} \sim 1 \times 10^{17} / \text{cm}^2$ の水素イオン注入を行なって、水素注入層4を形成する。その後、図1(d)に示すように、シリコンウェーハ材1の水素注入をした表面の側に、別のシリコンウェーハ材(ベースウェーハ)などの適当な基板材5を貼り合わせる。

【0009】その後、このシリコンウェーハ材1を400～600℃に加熱すると、図5(e)に示すように、基板材5が張り合わされた側のシリコンウェーハ材1の表面部分を水素注入層4から剥がすことができる。こうして基板材5の上に薄いシリコン層6を形成したSOI構造のシリコンウェーハ7を得る。この時、薄いシリコン層6の剥がし面には20nm程度の凸凹が形成される。そのため、必要に応じて、図5(f)に示すように、シリコン層6の表面を化学的機械的に研磨し平滑化する。ここまでの工程は、いわゆるスマートカット法と称される方法と同様である。

【0010】次に、シリコンウェーハ7を、水素雰囲気

中でアニールする。図2は、アニールを行うためのアニール装置(炉)をしめす。図2において、7はアニールをするシリコンウェーハ、8はこのウェーハを保持する保持具、9は炉体である。炉体9の上部入り口から水素ガスが導入され、下部出口から排出される。このアニール炉により、図1(e)の段階のシリコンウェーハ7を、摂氏1050度から1350度で水素雰囲気中で数10秒から数10分のアニールを行なう。これにより図1(f)に示すような表面の平坦なシリコンウェーハ7が得られる。加熱温度が、摂氏1050度以下だと、アニールに長時間を要する。また、加熱温度が、摂氏1350度以上だと、シリコンが熔融するので適当でない。このように、加熱温度を、摂氏1050度～1350度の範囲とすることにより、プロセスの安定化、スループットの向上、ウェーハ品質の向上が実現できる。

【0011】上記のように水素雰囲気中でのアニールにより、シリコンウェーハの表面が平坦になるのは、表面のシリコン原子が再配列する等の効果による。シリコン原子の再配列の様子を図3に示す。図3(a)は、アニールする前のシリコン表面を拡大して模式的に示した断面図である。水素雰囲気中で加熱すると、図3(b)に示すように、水素の効果によりシリコン表面が活性化され、シリコン原子が表面を動き回りエネルギー安定点に移動する。この結果、図3(c)に示すように、表面が平坦になる。

【0012】アニールするシリコンウェーハは、図1

(e)の段階で表面が剥がれたままでアニールすると、化学的機械的研磨の影響のないシリコンウェーハが製造できる。また、図1(f)の段階で、アニールするまえに、必要に応じて表面に影響を残さない程度に、適度に化学的機械的研磨を施しておくようにしてもよい。予め適度の化学的機械的研磨を施した場合には、水素によるアニールの簡略化、迅速化を図ることができ、またこの場合にも最終的に化学的機械的研磨の影響のないシリコンウェーハを得ることができる。

【0013】実施の形態2. 図4は、この発明の実施の形態2のSOI構造のシリコンウェーハの製造方法を説明する図であり、ラピッドアニール装置を示す。図4において、7はアニールをするシリコンウェーハ、10はこのシリコンウェーハを保持する保持具(サセプタ)、11は透明チャンバ、12は加熱用の赤外線等のランプを示す。水素ガスは、チャンバ11の図示左側の入口より導入され、右側の出口から排出される。

【0014】実施の形態1では、水素処理をアニール炉を用いたバッチ方式で行なっている。この実施の形態では、シリコンウェーハ1枚毎の、枚葉の処理が可能であり、熱放射光をシリコンウェーハに短時間照射してアニールする、いわゆる短時間アニール(ラピッドサーマルアニール)により処理する。ラピッドアニール装置としては、ハロゲンランプ、アークランプなどによる赤外線

アニール装置、キセノンフラッシュランプなどによるフラッシュランプアニール装置などが用いられる。なお、アニールするシリコンウェーハ7の準備工程は、実施の形態1と同様である。このような短時間アニールによれば、プロセスが制御しやすい等の効果がある。

【0015】実施の形態3. 図5は、この発明の実施の形態3のSOI構造のシリコンウェーハの製造方法を説明する図であり、プラズマアニール装置を示す。図5において、7はアニールをするシリコンウェーハ、13はシリコンウェーハ7を挟む電極、14はチャンバ、15は高周波発生機、16はコンデンサを示す。また、電極13の下側電極は、図示していない加熱装置により温度を数100℃にコントロールする。水素ガスは、チャンバ14の図示左側の入口より導入され、右側の出口から排出される。この例では、水素中のプラズマ処理を高周波電力により行なっている。また、プラズマの発生はECR（電子サイクロトロン共鳴）、光等の他の励起源を用いて行なっても良い。なお、アニールするシリコンウェーハ7の準備工程は、実施の形態1と同様である。

【0016】実施の形態1及び2では、水素中の高温処理でのアニールで行なっている。この実施の形態では、プラズマ中で水素処理をしてアニールを行なう。このようにすると、処理温度を室温から600℃程度まで下げることができる等の効果がある。また、このようなプラズマ処理では、処理時間は、実施の形態1に比べて短いので、プロセスが制御しやすい、汚染が導入されにくい等の効果がある。

【0017】実施の形態4. 図6は、この発明の実施の形態4のSOI構造のシリコンウェーハの製造方法を説明する図であり、シリコンのエピタキシャル成長装置を示す。図6において、7はエピタキシャル成長をさせるシリコンウェーハ、17はこのシリコンウェーハを保持して回転する保持具、18は高周波コイル、19はチャンバを示す。水素ガスは、チャンバ14の図示左側の入口より導入され、右側の出口から排出される。

【0018】実施の形態1ではウェーハ剥がしの後、水素アニールを行なっている。これに対し、この実施の形態では、図1(e)の工程で水素注入層4から薄いシリ

*コン層6を剥がした後、剥がされた面にシリコンのエピタキシャル成長を行ない新たな表面を平坦に形成する。このシリコンのエピタキシャル成長は、トリクロルシラン(SiHCl_3)、ジクロルシラン(SiH_2Cl_2)、モノクロルシラン(SiH_3Cl)またはモノシラン(SiH_4)中で800℃以上で行なう。これらの材料を用いることにより、シリコン成長層の表面での欠陥低減層を形成することができる。なお、エピタキシャル成長をさせるためのシリコンウェーハ7の準備工程は、実施の形態1と同様である。このような製造方法によれば、化学的機械的研磨の影響をなくすることができる上、さらにシリコンウェーハのシリコン層6の膜厚の制御等が可能となる。

【0019】

【発明の効果】以上説明したように、この発明によれば、表面が化学的機械的研磨の影響を受けない特性のよい表面層を備えたSOI構造のシリコンウェーハを得ることができる。

【図面の簡単な説明】

【図1】 この発明の実施の形態1によるシリコンウェーハの製造プロセスを示す断面図。

【図2】 この発明の実施の形態1における水素中の熱処理を行なうアニール装置を示す断面図。

【図3】 この発明の実施の形態1におけるシリコンウェーハの表面を説明するための断面図。

【図4】 この発明の実施の形態2における水素中の熱処理を行うラピッドアニール装置を示す断面図。

【図5】 この発明の実施の形態3における水素処理を水素プラズマ中で行なうプラズマアニール装置を示す断面図。


【図6】 この発明の実施の形態4におけるエピタキシャル成長を説明するための図。

【図7】 この発明の実施の形態4におけるシリコンウェーハを示す断面図。


【符号の説明】

1 シリコンウェーハ材、 2 シリコン酸化膜、 4 水素注入層、 5 基板材、 6 シリコン層、 7 シリコンウェーハ。


【図4】



【図5】




【図1】




1 ; シリコンウェーハ材 5 ; 基板材
2 ; シリコン酸化膜 6 ; シリコンウェーハ
4 ; 水素注入材


【図7】



【図2】



【図3】



【図6】

